更多菜单

BS.075004240-嵌入式纠错码实时时钟芯片- 无锡奥利杰科技有限公司

2008年05月21日，国家知识产权局在集成电路布图设计专用权公告中公布了登记号为 BS.075004240的集成电路，该集成电路名称为嵌入式纠错码实时时钟芯片，由无锡奥利杰科技有限公司作为布图设计权利人。

集成电路布图设计专用权公告具体内容如下：

布图设计登记号：

BS.075004240

布图设计申请日：

2007年12月29日

公告日期：

2008年05月21日

公开（公告）号：

1687

布图设计名称：

嵌入式纠错码实时时钟芯片

布图设计结构：

MOS

布图设计技术：

CMOS

布图设计功能：

逻辑

布图设计权利人：

无锡奥利杰科技有限公司

布图设计权利人国籍：

江苏

布图设计创作人：

李冰

布图设计创作完成日：

2007年06月28日

代理人：

殷红梅

代理机构：

无锡市大为专利商标事务所

商业用途开始日期：

2007年10月22日

布图设计权利人地址：

江苏省无锡市泰山路2号国际科技合作园B座1F

无锡奥利杰科技有限公司的其他集成电路

同日公布集成电路设计

拖动滑块完成拼图

Document

拖动滑块完成拼图

订单

风格一
风格二
风格三
风格四
风格五
风格六
风格七
风格八
风格九